3D paketleme teknolojisinin ortaya çıkmasıyla birlikte, alan devre yoğunluğunun büyüme hızının Moore Yasası ile ilgili geleneksel IC ölçekleme hızını aştığını yansıtmak için "Moore'dan daha fazlası" terimi ortaya çıktı. Bu yıl Las Vegas'ta düzenlenen tasarım otomasyon konferansında, tedarikçilerden gelen çok sayıda sergi benzersiz paketleme teknolojilerini sergiledi. Ancak, gelişmiş paketleme teknolojisi ayrıca tasarım, uygulama ve (elektrikli ısıtma) analizinin tüm yönlerini içeren ilgili metodolojik süreçleri de gerektirir. Cadence'de Entegre Devre Paketleme ve Çapraz Platform Çözümleri Ürün Yönetimi Direktörü John Park ile bu paketleme çözümleri için süreç gereksinimlerini görüşme fırsatım oldu.
Sınıflandırma: SoC, SiP ve Chiplet
Çoklu Çip Modülü (MCM) teknolojisi onlarca yıldır mevcuttur ve çok özel yüksek performanslı bilgi işlem, iletişim ve havacılık uygulamalarında uygulanmıştır. Fiziksel uygulamaları geliştirmek için mühendislik kaynakları önemlidir ve çip paketleme sistemlerinin elektriksel analizine yapılan yatırım da önemlidir
Ayrıca, "Bunun ardından gelen iki trend vardı. Genişleyen Moore Yasası silikon teknolojisi, birden fazla kaynaktan gelen IP'leri entegre eden Sistem Üzerinde Çip (SoC) mimarisini tanıttı. Aynı zamanda, bu modüllerin sinyal ve güç G/Ç sayıları da arttı. İnterpolatörler (veya alt tabakalar) üzerinde ara bağlantılar kullanan 2.5D paketleme teknolojisinin tanıtımı, bu yüksek pin sayımı modüllerinin eksiksiz bir Sistem Seviyesi Paketine (SiP) entegre edilmesini sağlayarak SiP için fırsatları artırdı." dedi. Dikey olarak istiflenmiş kalıplar kullanan 3D paketleme teknolojisi yakın zamanda piyasaya sürüldü ve bu, sınırlı test pin erişiminden farklı termal modelleme gereksinimlerine kadar EDA sürecine özel gereksinimler getiriyor